설계자산 ‘재활용’ 바람 집적도 향상될수록 시간·비용 부담 증가… 재사용 활성화에서 돌파구 찾아 예전 사람들의 최첨단 가전제품이던 트랜지스터 라디오는 속에 들어 있는 트랜지스터 개수에 따라 6석이니 7석이니 하며 그 성능을 비교하곤 했다.
그러나 최근에는 손톱만한 반도체 칩에 수천만개씩의 트랜지스터를 집적하는 것이 가능하게 됐다.
반도체의 발전과정과, 최근의 설계 재사용 상황에 대해 살펴보자. 세계 최초의 컴퓨터인 에니악(ENIAC)은 펜실베이니아대학 연구원들이 1946년에 개발했다.
약 1만8800개의 진공관을 사용해 제작한 에니악은 무려 40평에 달하는 면적을 차지했고, 150kW 정도의 막대한 전기를 소모했다.
하지만 수학자가 100년에 걸쳐 풀어야 하는 문제를 수십초 만에 해결해내 당시 사람들을 놀라게 했다.
그러나 에니악의 명성은 47년에 진공관을 대체한 트랜지스터를 쇼클리 등이 발명하면서 마감됐다.
그리고 트랜지스터를 반도체에 집적하는 기술, 즉 집적회로(Integrated Circuit) 제조기술을 텍사스인스트루먼트(TI)에서 59년에 개발했다.
반도체 집적도, 18개월에 2배씩 증가 인텔의 공동 창업자인 고든 무어는 반도체 집적도가 평균 18개월에 2배씩 증가한다는 이른바 ‘무어의 법칙’을 만들었다.
무어의 예견과 같이 트랜지스터를 집적하는 능력은 실로 엄청난 발전을 이룩했다.
인텔이 71년에 발표한 마이크로프로세서 4004에는 트랜지스터가 약 2200개 들어 있었으나, 최신 펜티엄4에는 무려 4200만개의 트랜지스터가 들어 있다.
이러한 집적도의 발전은 무어의 법칙에 일치하는 것이다.
단순 비교한다면 요즘 개인의 책상 위에 있는 컴퓨터는 에니악과 같은 컴퓨터를 2천대 정도 올려놓고 사용하는 것과 마찬가지다.
반도체 기술은 이처럼 컴퓨터 대중화에 커다란 기여를 했다.
컴퓨터뿐만 아니라 요즘 생활에 활용되는 거의 모든 전자제품에 한개 이상의 반도체 칩이 중추적 역할을 수행하고 있다.
반도체를 통하면 제품을 작고 가볍게 만들 수 있을 뿐 아니라 원가 절감, 소비전력 절감, 신뢰성 향상 같은 많은 장점이 있기 때문이다.
반도체 기술은 크게 공정기술과 설계기술로 나눌 수 있다.
공정기술이란 머리카락 수백분의 일에 해당하는 크기의 미세한 형상을 실현하는 기술로, 펜티엄4를 제조하기 위해서는 0.18μm(1μm은 1000분의 1mm)의 공정시설이 필요하다.
이 시설을 갖추기 위해서는 약 30억달러의 시설투자가 필요하지만, 앞서 말한 바와 같이 공정기술은 18개월에 두배씩 발전하고 있으니 딜레마가 아닐 수 없다.
반도체 설계란 기본적으로 트랜지스터를 반도체 칩에 탑재하는 기술이다.
이때 원하는 기능을 칩이 갖도록 하면서 성능 향상이나 비용 절감을 고려해야 한다.
칩의 성능이나 비용 등은 설계기술에 따라 좌우된다.
미국 반도체산업협회는 설계기술이 1년에 약 21%의 성장속도로 발전한다고 분석한 적이 있다.
이러한 성장률이 계속 유지된다면 설계 생산성과 반도체 집적도 사이의 격차는 점점 벌어질 것이다.
한편 최근 제품의 시장수명은 단축되고 제품개발 경쟁이 치열해짐에 따라 설계에 들어가는 시간이 줄어들고 있다.
통계에 따르면 평균 반도체 설계기간은 97년에 18개월이었으나 지금은 10개월 미만이다.
이처럼 훨씬 더 넓은 공간에 더 적은 시간 안에 내용물을 채워넣어야 하는 것이 반도체 설계의 과제다.
반도체 설계방식 가운데 ASIC(Application Specific Integrated Circuit)이라는 것이 있다.
우리말로는 ‘주문형 반도체’라고 흔히 풀어쓴다.
이것은 주로 트랜지스터를 조합하는 것으로 정의되는 하드웨어적 요소로만 구성된다.
ASIC은 수요자 요구에 부합하는 기능을 실현할 수만 있으면 설계요구는 만족된다.
대규모 반도체는 하드웨어 요소뿐 아니라 소프트웨어 요소도 함께 갖는다.
하드웨어 요소란 ASIC에서와 같이 어떤 물리적 형상을 지니지만, 소프트웨어는 물리적 형상이 없으며 마이크로프로세서 위에서 운용된다.
그리고 정보 저장을 위해 메모리를 탑재할 수 있으며, 데이터를 고속 처리하기 위해 특별한 하드웨어를 포함할 수 있다.
이와 같이 대규모 반도체는 하나의 전자 시스템을 탑재하게 되므로 SoC(System-on-a-Chip)라고 부르는데, 이는 특수기능을 갖는 초소형 컴퓨터 시스템이라고 볼 수 있다.
SoC는 기본적으로 ASIC을 확장한 것이지만 규모가 훨씬 크고 설계 과정이 복잡하며 다양한 전문 분야의 설계요소를 다룰 수 있어야만 설계할 수 있다.
하나의 기업이 단독으로 모든 블록을 설계하는 것은 쉽지 않으며, 기술적인 능력을 보유하고 있다고 하더라도 할애된 개발기간에 맞추어 설계를 완료하기 어려울 수 있다.
이러한 어려움을 극복하기 위해 ‘설계 재사용’에 대한 논의가 90년대 중반부터 세계적으로 활발하게 진행되고 있다.
VSIA, 설계요소 규격화 노력 활발 설계 재사용이란 한번 사용한 설계요소를 다른 설계에서도 다시 활용하는 것이다.
이를 통해 설계 시간과 비용을 절감하자는 개념이다.
이와 유사한 개념은 건축 현장에서 찾아볼 수 있다.
조립식 건축이 그것인데, 미리 제작한 부품을 조립해 공기 단축과 비용 절감을 얻는 공법이다.
조립식 건축에는 규격화한 부품이 필요한 것처럼, 반도체를 구성하는 설계 요소를 재사용하려면 역시 규격화가 필요하다.
설계요소의 규격화를 위해 VSIA(Virtual Socket Interface Alliance)라는 국제 표준화 단체가 96년에 설립됐으며, 현재 세계 각지의 200여 기관이 회원으로 참여하고 있다.
VSIA는 지금까지 반도체 설계 관련 8개 분야에 대해 설계 재사용을 위한 13종의 표준 사양서를 개발했다.
이들 사양서는 설계 요소의 교환, 인터페이스, 테스트시에 갖추어야 할 기술적 요건들을 정의하고 있다.
그러나 VSIA는 반도체 설계요소를 제작하는 기술적 방안들에 대해서는 표준화 대상으로 삼지 않는다.
즉 각 설계요소의 구체적인 제작방법, 그리고 그 내부구조 등의 문제는 논외로 하며 각자의 여건에 맡기고 있다.
재사용이 가능한 반도체 설계요소를 간단히 ‘설계자산’(Intellectual Property)이라고 부른다.
설계자산은 하드웨어와 소프트웨어 모두를 대상으로 한다.
마이크로프로세서나 PCI, USB, IEEE1394 등과 같은 버스(BUS) 인터페이스를 주요 대상으로 하는 하드웨어 설계자산 시장은 해마다 평균 40% 정도 증가할 것으로 시장조사 회사인 데이터퀘스트는 예상하고 있다.
한편 소프트웨어 설계자산에 대한 중요성도 최근 강조되고 있어 그동안 거의 무상으로 공급돼오던 소프트웨어 설계자산이 앞으로 시장을 본격적으로 형성할 것으로 전망된다.
설계자산은 다수 사용자의 다양한 환경에서 발생할 수 있는 문제에 대처할 수 있도록 개발해야 하지만, 현재 시장에서 유통되는 설계자산들이 그러한 의도를 충족한다고 보기는 어렵다.
VSIA가 추구하는 바는 세계적인 표준을 정하는 데 있다.
그러므로 그 기술이 성숙하려면 시간적 여유가 필요하다.
세계 유수의 기업에서는 기본적으로 이러한 이유 때문에 공통 하드웨어 아키텍처를 가정하고, 정비된 계획에 따라 준비된 설계자산이나 소프트웨어를 조합(plug-and-play)해 SoC를 설계하는 플랫폼 기반 설계기술이 활발히 개발되고 있다.
일반적으로 설계기술은 크게 CAD(컴퓨터를 이용한 설계) 툴, 설계 인력, 설계 방법론 등 세가지 요소에 의해 영향을 받는다.
고성능 CAD 툴을 구입하거나 우수한 설계 인력을 채용하는 것은 자금만 투입한다면 단기간에 가능한 일이다.
그러나 설계 방법론을 발전시키는 것은 단순하지 않으며 정책, 환경 등의 요소를 배려해야 한다.
우리나라는 메모리 분야에서 세계적인 기술을 보유하고 있으나 SoC와 같은 비메모리 반도체에 대해서는 선진국에 비해 경쟁력이 미약하다.
하지만 국내 기업 및 정부에서 다양한 반도체 기술 개발 과제를 정하고 지원정책을 진행하고 있으므로 정보통신 등 선택적 분야에 대한 경쟁력을 조만간 확보하게 될 것으로 기대된다.